

شبیه سازی و بررسی پارامترهای موثر بر کاهش توان مصرفی در مدارهای ضرب کننده با استفاده از فناوری ترانزیستورهای CNT

عبدالرسول مقاطلی^۱، دکتر حسین مومن زاده^۲ و مهندس محمد نادر کاکایی^۳

۱ دانشجوی ارشد دانشگاه آزاد واحد بوشهر ، *Moghately.abdolrasoul@gmail.com*

۲ عضو هیات علمی دانشگاه آزاد واحد بوشهر ، *Momenzadeh.hosssein@gmail.com*

۳ عضو هیات علمی دانشگاه آزاد واحد بوشهر ، *kakaie2000@yahoo.com*

تاریخ پذیرش: ۹۶/۲/۵ تاریخ دریافت: ۹۵/۱۲/۲

چکیده

در این مقاله، به ارائه یک ضرب کننده آنالوگ چهار ربیعی مد جریان جدید برپایه ترانزیستورهای نانو لوله کربنی می‌پردازیم. مدارهای مجدور کننده جریان که اخیراً طراحی شده است و آینه جریان، که در ولتاژ تغذیه پایین (IV) کار می‌کنند، اجزای اساسی در تحقق معادلات ریاضی هستند. در این پژوهش مدار ضرب کننده، با استفاده از فناوری *CNTFET*، 32 نانو متر طراحی می‌شود و برای معتبر ساختن عملکرد مدار، ضرب کننده ارائه شده در شبیه ساز *HSPICE* شبیه سازی شده است. نتایج حاصل از شبیه سازی نشان می‌دهد که مدار قابلیت عملکرد مطلوب را تا فرکانس 2 گیگا هرتز، مصرف توان ماکزیمم $3.7464\mu\text{W}$ و همچنین دارای $THD = 0.226043\%$ می‌باشد.

کلید واژه: ترانزیستور نانو لوله کربنی، ضرب کننده آنالوگ چهار ربیعی، مد جریان، مدار مجدور کننده جریان.

مقدمه

بالا، دقت، مصرف توان هستند. همچنین فیلترهای ضد تداخل و صاف زمان پیوسته در ورودی و خروجی نیاز است. تقسیم کننده‌ها در طرف دیگر نیازمند مدارهای پیچیده تر و در یک مورد ساده آنها یک ضرب کننده در مسیر بازخورد آنها به عنوان یک تقویت کننده‌ی معکوس استفاده می‌شود. در مدارهای الکترونیکی دنبال این هستیم که ولتاژ کاری را کاهش داده و در نتیجه تلفات توان را پایین بیاوریم [1-7].

به دلیل توان مصرفی کم مدارهای طراحی شده به وسیله منطقی مد جریان *MOS* (*MCML*) استفاده از این روش در مدارات معمولی *CMOS* فرکانس‌های بالا، رو به افزایش است. [8] بعلاوه روش طراحی اتوماتیک مدارها توجهات بیشتری را توسط طراحان برای تولید دوره‌ای کوتاه و سریعتر طرح به این سمت سوق می‌دهد. با افزایش قابل توجه سرعت سیستم

ضرب کننده‌های آنالوگ بلوک‌های مفیدی هستند که در پیاده سازی توابعی نظیر کنترل اتوماتیک، مدولاسیون، آشکار سازها، فیلترهای تطبیقی و شبکه‌های عصبی کاربرد دارند. ضرب کننده‌ها به دو دسته کلی ولتاژی و جریانی تقسیم می‌شوند که هر کدام نیز به سوئیچ شونده و پیوسته در زمان تقسیم می‌شوند. تاکنون طراحی ضرب کننده‌ها مورد توجه زیادی قرار گرفته‌اند. طراحی این مدارات توسط طراحان مدار، از ترانزیستورهای زمان پیوسته تا تکنیک‌های سوئیچ خازنی متفاوت می‌باشد. طراحی ضرب کننده‌ها در سطح طولانی رنج می‌برد. تکنیک‌های سوئیچ خازنی نیازمند طرح هایی با کلاک‌های زیاد، سطح زیاد چیپ، محدودیت فرکانس

بعدی نیمه رسانا ساخته می شوند. برای ساخت یک نانو لوله کربنی تک بعدی فقط احتیاج به یک سلیندر داریم، که این آسان بودن روند ساخت نانو لوله های تک بعدی باعث می شود تا به عنوان جایگزینی امید بخش برای ترانزیستورهای موجود محسوب شوند [13]. یک نانو لوله کربنی می تواند خاصیت رسانایی یا نیمه رسانایی داشته باشد، که این خاصیت با توجه به چینش اتم های کربن در کنار یکدیگر و همچنین زوایه آنها نسبت به هم در طول نانو لوله معین می شود. این مشخصه بنام بردار کایرالیتی معروف می باشد و یکی از مشخصه های مهم در طراحی نانو لوله ها به حساب می آید و با استفاده از یک زوج عدد صحیح (n_1, n_2) نشان داده می شود. اعداد n_1 و n_2 می توانند عملکرد نانو لوله را از لحاظ رسانایی یا نیمه رسانایی مشخص کنند، به این صورت که اگر مقدار دو عدد با هم برابر باشد و یا تفاصل آنها ضریبی از عدد n_1 باشد نانو لوله خاصیت رسانایی دارد و در غیر اینصورت نیمه رسانا می باشد. یکی دیگر از پارامترهای مهم در نانو لوله ها قطر نانو لوله می باشد که رابطه مستقیمی با اعداد n_1 و n_2 دارد، با افزایش این اعداد قطر نانو لوله افزایش می یابد و با استفاده از رابطه (1) بدست می آید [14-15]:

$$D_{CNT} = \frac{\sqrt{3}a_0}{\pi} \sqrt{n_1^2 + n_2^2 + n_1 n_2} \quad (1)$$

۲- مجذورکننده مدار جریان


یکی از موثرترین روش ها برای کاهش تغییرات توان، پایین آوردن سطح ولتاژ تعذیه است، اما طراحی در این وضعیت بسیار دشوار است. پایین آوردن سطح ولتاژ به معنای محدود نمودن (گستره) نوسان خروجی است که در نتیجه، منجر به یک گستره ورودی محدود می شود [16-20]. بنابراین، مجذورکننده مورد استفاده باید قابلیت عملکرد مناسب در سطح ولتاژ تعیین شده را دارا باشد. بدلیل عملکرد بهتر مدارات پیشنهادی در مدار جریان، ابتدا به مرور برخی مدارهای مجذورکننده با این ساختار می پردازیم که در گذشته ارائه شده است. مدار استفاده شده در مقالات [3-4-16]، با وجود فعالیت در یک ولتاژ سطح پایین ($0.7V \pm 0.9V$ and $0.9V$)، در

های مخابراتی، درخواست برای مدارات **VLSI** سرعت بالا و کم توان افزایش یافته است [9]. مقیاس بندی تکنولوژی **VLSI** ظرفیت متراکم سازی بالایی در طراحی های **CMOS** فراهم می کند. در طی سالهای اخیر ادوات 32 نانومتری نیز ساخته شده اند و انتظار می رود در رنج زیر میکرون عمیق به 10 نانومتر نیز برسند. در تکنولوژی 32 نانومتری، سطح و جریان نشتی نیز افزایش یافته است [10-11].

در این مقاله ابتدا به بررسی ساختار ترانزیستور های **CNT** پرداخته و در ادامه مدار مجذورکننده جریان و مدار ضرب کننده مورد تحلیل ریاضی قرار گرفته سپس با پیشنهاد طرح جدید مدار مجذور کننده، و با استفاده از تکنولوژی ترانزیستورهای **CNT** به جای تکنولوژی **CMOS** به بررسی نتایج شبیه سازی مدار پیشنهادی پرداخته شده است.

۱- ترانزیستور نانو لوله کربنی **CNTFET**
نانولوله ها بنا بر پیکربندی هندسی خود می توانند خواص رسانایی و یا نیمه رسانایی از خود نشان دهند و همین موضوع این مواد را از سایر مواد مشابه متمایز می کند. نانولوله ها علاوه بر سبک بودن استحکامی چند برابر فولاد نیز دارند [12].

شکل ۱- نوع گوناگون کربن را نشان می دهد.



شکل ۱- (الف): صفحات گرافیت (ب): ساختار بلوری الماس (ج) نمونه ای از یک نانولوله ای آرمیچر (د) مولکول C_{60} که یک فلورین است [12].

ترانزیستورهای اثر میدانی با استفاده از نانو لوله های تک

شبیه سازی و بررسی پارامترهای موثر بر کاهش توان مصرفی در ...

ولتاژ گره (A) با رابطه زیر داده می شود:

سیگنال ورودی جریان و I_{bias} یک جریان ثابت مناسب است که ولتاژ اولیه گره (B) (یعنی $V_0 = 0$ وقتی $I_{in} = 0$) را تنظیم می کند. ولتاژ گره (B) برابر است با:


بر اساس روابط ۳، ۴، ۵ و ۶، معادله ۲ به معادله ۷ تبدیل خواهد شد.

-۳- مدار ضرب کننده

در پیاده سازی ساختار ضرب کننده، به چهار سلول مجذور کننده نیاز داریم. بر اساس فرمول (7) اگر $JX + IY$ (IX - IY) - (IX + IY) - (IX - IY) - (IX + IY) جریان های ورودی آنها اعمال شود، آنگاه جریان های خروجی این مدارها بصورت زیر خواهد بود:

جریان خروجی ضرب کننده، با کم کردن حاصل جمع $IO1$ و $IO2$ از حاصل جمع $IO3$ و $IO4$ بصورت زیر بدست

ناحیه زیر آستانه کار کرده و گستره های ورودی و خروجی محدود و دقیق (3) دارد، اما ولتاژ های تغذیه (V_A، V_B، I_{in}، I_{bias}) بسته به ناحیه ای بزرگ منجر به (4) شده و می تواند به هنگام استفاده در ساختار ضرب کننده، پهنای باند را محدود نماید [21-22]. ناحیه ای که در آن $V_{DD} = 2V$ نشان می دهد که منبع توان آن برابر $= R(I_{bias} + V_{t1})$ مدار از دو ترانزیستور تشکیل می شود که در آن $= \sqrt{2I_{bias}/K_1}$ ناحیه اشباع قرار دارد.



شکل ۲- مدار مجذور کننده جریان ارائه شده [29]

یک جریان ثابت مناسب از $M1$ (I_{bias}) به گونه ای عبور می کند که هر تغییری در ولتاژ گره (A) در ولتاژ گره (B) نیز رخ خواهد داد. جریان $M2$ را می توان بصورت زیر بیان کرد:

$$I_{o1} = K(R(I_X + I_Y) - K_2(V_B - V_{t2})^2 V_E)^2 \quad (8) \quad I_o =$$

$$I_{o2} = K(R(I_X + I_Y) - K_2(V_B - V_{t2})^2 V_E)^2 \quad (9) \quad \text{که}$$

$$I_{o3} = K(R(I_X - I_Y) + V_E)^2 \quad (10) \quad \text{ترانزیستور، } \mu : \text{تحرک پذیری الکترون، } C_{OX} : \text{کسیدگیت در واحد }$$

$$I_{o3} = K(-R(I_X - I_Y) + V_E)^2 \quad (11) \quad \frac{W}{L} : \text{نسبت ابعاد ترانزیستور}$$

VB : ولتاژ گیت- منبع


$M1$: ولتاژ آستانه $Vt1$

$M2$: ولتاژ آستانه $Vt2$

به دلیل استفاده از مقاومت مدار دارای حجم زیادی است و نیز ممکن است دارای نویز حرارتی و تلفات حرارتی باشد به این دلیل با استفاده از کسکود کردن مدار را به شکل ۴ تغییر می

دهیم.


می‌آید:




شکل ۴ : مدار ضرب کننده پیشنهادی

در ادامه با توجه به جریان‌های ورودی اعمال شده به مدار ضرب کننده پیشنهادی ، جریان خروجی با کمک روابط (۲۳) (۲۴) (۲۵) (۲۶) محاسبه می گردد.

این مفهوم به طور شماتیک به شکل نمودار بلوکی و ساختار سطح ترانزیستور موجود در شکل ۳ نشان داده است.



(الف)



شکل ۳: (أ) نمودار بلوکی و (ب) سطح ترانزیستور ساختار سطح

$$VB = Ron(Ibias + Iin) + \sqrt{\frac{Ibias}{k_1}} + V_{t1} \quad (18)$$

در ساختار پیشنهادی به علیله شده $V_{GS2} = VE$ تکنولوژی CNTFET برای طراحی ترانزیستور استفاده شده و به جای مدار مجدور کننده


$$I_o = k_2(Ron(Ibias + Iin) + (Ron \times Ibias)^2 - RonIo^2) \quad (19)$$

از مدار پیشنهادی شکل ۴ استفاده شده است. به دلیل اینکه ترانزیستور CNTFET می باشد،

ولتاژ های فرکانس های بالا $RonIo$. مدار شکل ۲


شبیه سازی و بررسی پارامترهای موثر بر کاهش توان مصرفی در ...

ترانزیستور های $M4$ و $M3$ در مدار شکل ۴ در ناحیه ی خطی بایاس شده اند که میتوان به صورت شکل شماره ۵ آن را نشان داد.



شکل ۵: مدل ترانزیستورهای $M4$ و $M3$

در شکل ۶ مدل ترانزیستوری مدار مجدور کننده و مدار پیشنهادی نشان داده شده است.




الف) مدار مجدور کننده پیشنهادی

ب) مدار مجدور کننده


های ضرب کننده (شکل ۹)، پاسخ پله (شکل ۱۰)، تبدیل فوریه خروجی (شکل ۱۱) و همچنین جدول (جدول ۱) نتایج را مشاهده کرد.

شکل ۷ سطح مداری ساختار ضرب کننده پیشنهادی ارائه شده را نشان می دهد.



۵- شبیه سازی و نتایج
مدار در تکنولوژی $CNTFET$ ، ۳۲ نانو متر تحت شرایط تغذیه I ولت و جریان های ورودی با دامنه I میکرو آمپر و همچنین جریان های بایاس 0.46 میکرو آمپر شبیه سازی شده است در ادامه می توان ساختار مداری ضرب کننده پیشنهادی (شکل ۷)، مدولاسیون خروجی (شکل ۸)، موج




شکل ۷: سطح مدار ساختار ضرب کننده پیشه‌هادی



شکل ۹ - ضرب کننده بعنوان یک دوباره کننده فرکانس.



شکل ۱۰ : پاسخ پالسی ضرب کننده




شکل ۸ : مدولاسیون خروجی

شبیه سازی و بررسی پارامترهای موثر بر کاهش توان مصرفی در جدول ۱ نشان داده

شده است وقتی که IY برابر با $1 \mu A$ است. جدول ۱ این نکته را روشن می کند که THD در این کار بسیار بهتر از کارهای قبلی است. این بهبود THD از ساختار تقارنی ضرب کننده ارائه شده، ناشی می شود. همچنین توان مصرفی بدست آمده نشان از کاهش توان مصرفی در هر دو حالت شبیه سازی شده با CNT و $CMOS$ نسبت به حالت قبل می باشد. مقایسه جامعی بین عملکرد ضرب کننده های گزارش شده در کارهای قبلی و ضرب کننده ارائه شده، در جدول ۲ آمده است. بر اساس این مقایسه، بویژه با کارهای طراحی شده در فرآیند مشابه ($0.35\mu m$), ویژگی هایی از قبیل خطای خطی بودن کوچک، اعوجاج هارمونیک پایین، پهنای باند گسترده، سرعت بالا و مصرف توان پایین را می توان از مزایای ضرب کننده ارائه شده بشمار آورد.

نتیجه گیری

در این مقاله اقدام به طراحی یک ضرب کننده آنالوگ چهار ربعی مد جریان جدید برپایه ترانزیستور های نانو لوله کربنی پرداختیم. مدارهای مجدول کننده جریان و یک آینه جریان، که همگی در ولتاژ تغذیه پایین (IV) کار می کنند، اجزای اساسی در تحقق معادلات ریاضی بودند. مدار ضرب کننده، با استفاده از فناوری $CNTFET$ ، ۳۲ نانو متر طراحی گردید و برای معتر ساختن عملکرد مدار، ضرب کننده ارائه شده در شبیه ساز $HSPICE$ که مدار قابلیت عملکرد مطلوب تا فرکانس ۲ گیگا هرتز را دارا می باشد و مصرف توان ماکزیمم $3.7464\mu W$ و همچنین دارای $THD = 0.226043\%$ می باشد.



شکل ۱۱: طیف خروجی ضرب کننده

نتایج شبیه سازی

شکل ۸، استفاده از ضرب کننده بعنوان یک مدوله کننده دامنه آنالوگ را نشان می دهد که IX سیگنال مدوله کننده سینوسی با بزرگی $\pm 1 \mu A$ و فرکانس ($Fx = 10GHz$) است در حالی که IY حامل سینوسی با دامنه $\pm 1 \mu A$ و فرکانس ($Fy = 200MHz$) است. شکل ۹، استفاده از ضرب کننده ارائه شده بعنوان یک دو برابر کننده فرکانس را نشان می دهد که IX و IY هردو سیگنال های سینوسی با بزرگی $\pm 1 \mu A$ و فرکانس ($F = 1MHz$) هستند. شکل ۱۰، پاسخ پالسی ضرب کننده را نشان می دهد که در آن IY برابر با $1 \mu A$ تنظیم می شود و Iy پالسی با دامنه $\pm 1 \mu A$ و فرکانس ($Fx = 5MHz$) است. متناسب با تغییر IX ، زمان های تعیین شده برای لبه ها افزایش و کاهش می یابد. شکل ۱۱، طیف جریان خروجی را نشان می دهد وقتی IY برابر با $1 \mu A$ و Iy یک نمودار سینوسی $1MHz$ با دامنه قله به قله $\pm 1 \mu A$ است معمولا از تحلیل مونت کارلو برای مدل سازی عدم تطابق های رندوم بین مولفه های مختلف ناشی از تغییر فرآیند استفاده می شود. اعوجاج هارمونیک کل (THD) در مقابل دامنه قله به قله $1MHz$ ، $100kHz$ ، $10kHz$ (IX) در سیگنال ورودی (Iy) در

Power			THD(%)			F(Hz)		
CNT (μw)	CMOS(N) (μw)	CMOS(I) (mw)	CNT	CMOS(N)	CMOS(I)	CNT	CMOS(N)	CMOS(I)
۳,۷۴۶۴	۲۰,۳۰۹۹	0.232	6.45db	14.07db	58.9db	10K	10K	10K
۳,۷۴۶۴	۲۰,۳۰۹۹	0.232	6.46db	14.07db	56.9db	100K	100K	100K
۳,۷۴۶۴	۲۰,۳۰۹۹	0.232	6.46db	13.97db	55.8db	1M	1M	1M
۳,۷۴۶۴	۲۰,۳۰۹۹	0.232	6.46db	18.75db	43.7db	10M	10M	10M
۳,۷۴۶۴	۲۰,۳۰۹۹	0.232	6.41db	16.94db		100M	100M	100M
۳,۷۴۶۴	۲۰,۳۰۹۹	0.232	4.55db	11.49db		1G	1G	1G
۳,۷۴۶۴	۲۰,۳۰۹۹	0.232	2.40db	8.49db		2G	2G	2G

جدول ۱ : جدول نتایج

جدول ۲: مقایسه کارایی مدار پیشنهادی با کارهای دیگران

Reference	technology (μm)	supply \pm Voltage(v)	Inpu rang	out put rang	1MHZ THD	Power
[3]	2	5	± 20	± 5	1.54	930
[4]	0.35	3.3	± 10	± 10	0.97	340
[5]	2.4	5	100	100	1(10khz)	700
[14]	0.35	3.3	10	20	0.14	-
[16]	0.5	± 1.5	± 60	± 7	4.485	720
[17]	0.25	3.3	± 10	± 10	0.96	214.5
[22]	0.5	± 1.5	± 20	± 10	3.7	460
[23]	0.8	1.5	± 15	± 10	0.9	-
[24]	0.18	1.2	10	40	-	50
[25]	0.5	± 1.5	± 50	± 25	0.44(20khz)	500
[26]	0.25	1.5	± 200	± 40	0.25	-
[27]	0.35	± 0.75	± 20	± 20	0.83(10mhz)	-
[28]	0.35	2	± 10	± 10	0.16	232
This work CMOS	0.35	2	± 10	± 10	13.97	25.3092
This work CNT	0.32	1	± 1	± 1	6.46	3.7464

مراجع

Beijing 100871, China , November 2014
Materials today . volume 17, number9.PP.1369-7021.

[10] Sawigun and A. Demosthenous ,Ishit Makwana," A Low Power High Bandwidth Four Quadrant Analog Multiplier in 32 Nnmcfet Technology", International Jurnal of VLSI design &Communication Systems (VLSICS) April 2012, Vol.3, No.2,PP. 1205-1886.

[11] Yong-Bin Kim", Integrated Circuit Design Based on Carbon Nanotube Field Effect Transistor", Transactions on Electrical and Electronic Materials, October 25, 2011, Vol. 12, No. 5, pp. 175-188

[12] Rodney S.Ruoff, DongQian, WingKam Li, C.R.Physique, 4, (2003), 993

[13] H. Raffi-Tabar, Physics Reports, 390, (2004), 235.

[14] R.Satio, M. S. Dresselhaus, G. Dresselhaus, " Physical Properties Of Carbon Nanotubes, Imperial College Press" ISBN 1-86094-093-5, (1998).

[15] Jens Peder Dahl, " Introduction to the Quantum World of Atoms and Molecules, World Scientific Publishing Company", ISBN: 9810245653, (2001).

[16] Hashiesh MH, Mahmoud SA, Soliman AM. " New four-quadrant CMOS currentmode and voltage-mode multipliers. Analog Integr Circuits Signal Process" 2005;45(3):295–307.

[17] Minaei S, Yuce E. " New squarer circuits and a current-mode full-wave rectifier topology suitable for integration. Radio Eng" 2010;19(4):657–61.

[18] Hidayat R, Dejhan K, Moengnoi P, Miyanaga Y. " A GHz simple CMOS squarer circuit. " : IEEE International Symposium on Communications and Information Technologies, ISCIT. 2008. p. 539–42.

[19] Al-Tamimi KM, Al-Absi MA. " An ultra-low power high accuracy current-mode CMOS squaring circuit. In: International Conference ofElectrical and Electronics Engineering". 2012. p. 872–4.

[20] Wisetphanichkij S, Singkrajom N, Kumngern M, Dejhan K. " A low-voltage CMOS current squarer circuit. " IEEE

[1] Seng YK, Rofail SS. " Design and analysis of a ± 1 V CMOS four-quadrant analogue multiplier" IEEE Proc Circuits Dev Syst 1998

[2] Suzuki T, Oura T, Yoneyama T, Asai H" A new CMOS 4Q-multiplier using linear and saturation regions complementally. " InProceedings of solid-state circuits conference, ESSCIRC; 2002.

[3] Tanno K, Ishizuka O, Tang Z" Four-quadrant CMOS current-mode multiplier independent ofdevice parameters. " IEEE Trans Circuit Syst II 2000;47(5):473–7.

[4] Naderi A, Khoei A, Hadidi K, Ghasemzadeh H. " A new high speed and low power four-quadrant CMOS analog multiplier in current-mode. AEu – Int J Electron Commun " 2009;63(9):769–75.

[5] Lopez-Martin AJ, Carlesena A. " Current-modemultiplier/divider circuits based on the MOS translinear principle. Analog Integr Circuits Signal Process" ٢٠١١.

[6] Lopez-Martin AJ, De La Cruz Bias CA, Ramirez-Angulo J, Carvajal RG. " Compact low-voltage CMOS current-mode multiplier/divider. " In: Proceedings of IEEE international symposium on circuits and systems (ISCAS); 2010. p. 1583–6.

[7] Antonio J. Lopez-Martin • Carlos A. De La Cruz Blas. Jaime Ramirez-Angulo • Ramon G Carvajal, "Current-Mode CMOS Multiplier/Divider Circuit Operating in Linear/Saturation RegionsAnalog Integr Circ Sig Process, " 2011, Vol 66:299–302,NO 10., pp. 9552-10470.

[8] Fabien Prégaldiny, Jean-Baptiste Kammerer , Christophe Lallement, " Compact Modeling and Applications of CNTFETs for Analog and Digital Circuit Design", IEEE InESS/ENSPS, Parc d'innovation, BP 10413, 67412 Illkirch cedex, France, 2006, Vol -2/06, pp.4244-0395.

[9] Lian _ mao peng , Zhiyong zhang ,sheng wang," Carbon Nanotube Electronics Recent Advances", ELSEVIER. Key Laboratory for the Physics and Chemistry of Nanodevices and Department of Electronics, Peking university,

quadrant CMOS current multiplier” Electron Lett 2001;37(24):1428–9.

[26] Prommee P, Somdunyakanok M, Kumngern M, Dejhan K” Single low-supply current-mode CMOS analog multiplier circuit. In”: IEEE International Symposium on Communications and Information Technologies, ISCIT. 2006. p. 1101–4.

[27] Oliveira VJS, Oki N. ” Low voltage four-quadrant current multiplier: an improved topology for n-well CMOS process. ” In International Conference on Design & Technology of Integrated Systems in Nanoscale Era. 2007. p. 52–5.

[28] Naser Beyraghi , Abdollah Khoei” CMOS design of a low power and high precision four-quadrant analog multiplier” j ournal Received 29 May 2014 Accepted 18 October 2014

E-51309; No. of Pages 8.

International Symposium on Communications and Information Technology, ISCIT. 2005. p. 271–4.

[21] Danesh MH, Mahmoodian E, Emami Fard A. ” A new current-mode squarer circuit for RMS-to-DC converter. Int J Eng Innovative Technol” (IJEIT) 2013;3(2).

[22] Kumngern M, Dejhan K. ” Versatile dual-mode class-AB four-quadrant analog multiplier. Int J Signal Process 2005;2(4).

[23] De La Cruz-Blas CA, Lopez-Martin AJ, Carlosena A. 1.5 V four-quadrant CMOS current multiplier/divider” Electron Lett ” 2003

;39(5):pp434–6.

[24] Popa C ” Improved accuracy current-mode multiplier circuits with applications in analog signal processing” IEEE Trans Very Large Scale Integr (VLSI) Syst 2014;22(2):443–7.

[25] Ravindran A, Ramarao K, Vidal E, Ismail M” Compact low voltage four