An Investigation in the I-gate Body Contact for Partially Depleted SOI MOSFET

Majlesi Journal of Electrical Engineering

مقاله 13، دوره 8، شماره 1، خرداد 2014، صفحه 87-91   

نوع مقاله: Review Article

نویسندگان

Arash Daghighi^{* 1}؛ Hassan Rafiei²

¹Department of Electrical Engineering, Shahrekord University

²Graduate Student, Department of Electrical Engineering, Majlesi Branch, Islamic Azad University, Isfahan, Iran

چکیده

In this paper for the first time, a circuit model for multi-finger I-gate body-contacted silicon-on-insulator MOSFET is presented. The model parameters are adjusted using simulation of a 45 nm SOI nMOSFET. Using the model, typical body voltage for a 35 finger device is obtained and applied to the transistor. The threshold voltage and drain current are obtained for the first transistor and center ones in the multi-finger structure. The drain induced barrier lowering of the center transistor is increased by 30% and off-current 40 times than that of the first transistor. Simulation results verified the I-gate body contact model in lack of controlling the body voltage comparing with the conventional body contacts e.g. H-gate. التحقیق فی I-GATE الاتصال الجسم لMOSFET أبناء العراق المنضب جزئیافی هذه الورقة للمرة الأولى، یتم تقدیم نموذج الدائرة للمتعددة إصبع I-بوابة اتصلت هیئة MOSFET السیلیکون على العازل. یتم ضبط معالم النموذج باستخدام محاکاة ل45 نانومتر أبناء العراق nMOSFET. باستخدام نموذج، یتم الحصول نموذجی الجهد الجسم لجهاز 35 إصبع وتطبیقها على الترانزستور. ویتم الحصول على عتبة الجهد واستنزاف الحالیة للأول من الترانزستور ومرکز فی هیکل متعدد الأصابع. یتم زیادة حاجز استنزاف بفعل انخفاض الترانزستور مرکز بنسبة 30٪ وخارج التیار 40 مرات من الترانزستور الأول. التحقق نتائج المحاکاة على I-بوابة نموذج هیئة الاتصال فی عدم السیطرة على الجهد الجسم مقارنة مع الاتصالات هیئة التقلیدیة مثل H-البوابة.

کلیدواژه‌ها

Silicon-on-Insulator MOSFET؛ en؛ I-gate Body Contact؛ Two-Dimensional Device Simulation؛ body resistance؛ Drain Induced Barrier Lowering

مراجع

[1] Y. Tsividis, “Operation and Modeling of the MOS Transistor,” 2nd Edition, Columbia University, 1999.

[2] J. P. Collinge, “Silicon-On-Insulator Technology: Materials to VLSI,” Kluwer Academic Publisher, pp. 203-298, 2004.

[3] S. N. A. Marshall, “SOI Design: Analog, Memory and Digital Techniques,” Norwell, MA, USA: Kluwer Academic Publishers, 2003.

[4] G. G. Shaidi, “Mainstreaming of the SOI technology,” Proceedings of ESSDERC’99, 1999.

[5] E. C. Jones and I. Ishida, Mat. Sci. and Eng. R 24, 1, 1998.

[6] A. Nishiyama, O. Arisumi, M. Yoshimi; “Supptession of the Floating Body Effect In Partially Depleted SOI MOSFET's With SiGe Source And Its Mechanism,” IEEE Trans. On Electron Devices, Vol. 44, No. 12, pp. 2187-2192, 1997.

[7] Ch.-L. Wu, Ch. Yu, H. Shichijo, “I-Gate Body-Tied Silicon-on-Insulator MOSFETs with Improved High-Frequency Performance,” IEEE Electron Device Letters, Vol. 32, No. 4, April 2011.

[8] DESSIS Manual, ISE Integrated System Engineering, Version 10.0, 2004.