پیوندهای مفید
اخبار و اعلانات
آمار
| تعداد نشریات | 418 |
| تعداد شماره‌ها | 9,987 |
| تعداد مقالات | 83,495 |
| تعداد مشاهده مقاله | 76,810,029 |
| تعداد دریافت فایل اصل مقاله | 53,906,634 |
پیاده سازی سخت افزاری هسته حذف نویز وفقی مبتنی بر الگوریتم حداقل میانگین مربعات با کمترین منابع مصرفی | ||
| روش‌های هوشمند در صنعت برق | ||
| مقاله 8، دوره 2، شماره 7، آذر 1390، صفحه 68-73 اصل مقاله (592.55 K) | ||
| نوع مقاله: مقاله پژوهشی | ||
| نویسندگان | ||
| امید شریفی تهرانی* 1؛ محسن عشوریان2؛ پیمان معلم3 | ||
| 1کارشناس ارشد/ صنایع هوایی هسا اصفهان | ||
| 2استادیار/دانشگاه آزاد اسلامی واحد شهرمجلسی | ||
| 3استادیار/دانشگاه اصفهان | ||
| چکیده | ||
| در این مقاله پیاده سازی سخت افزاری هسته حذف نویز فعال ارائه می‌گردد. فیلترهای وفقی در زمینه‌های مختلفی مانند پردازش سیگنال، رادار، سونار، شناسایی کانال و غیره مورد استفاده قرار می‌گیرند. فیلترهای وفقی با پاسخ ضربه محدود به دلیل حجم کم محاسبات و فاز خطی بسیار محبوب می‌باشند. الگوریتم حداقل میانگین مربعات برای آموزش ضرایب این فیلترها مورد استفاده قرار می‌گیرد. پیشرفتهای چشمگیر در زمینه قطعات نیمه‌هادی به خصوص در زمینه ساخت پردازنده‌های دیجیتال (DSP) و آرایه‌های منطقی برنامه‌پذیر (FPGA) با میلیونها گیت و سرعتی تا چند گیگا هرتز به مهندسان طراح این امکان را می‌دهد که واحدهای پردازشی دیجیتال را در درون تراشه‌ها جاسازی (Embed) نمایند. اما طراحی یک هسته تحقق‌پذیر و سنتزپذیر بر روی یک FPGA همواره به سادگی یک DSP نیست و این به دلیل محدودیتهای سخت‌افزاری می‌باشد. در این مقاله یک هسته سخت‌افزاری سنتزپذیر فیلتر وفقی FIR که منابع بسیار کمی را مصرف کرده و بهینه می‌باشد توسط زبان توصیف سخت افزار VHDL97 طراحی و بر روی تراشه Spartan3E پیاده سازی می‌گردد. نتایج به دست آمده از نرم‌افزارهای ModelSim و MATLAB بیانگر عملکرد مطلوب هسته و منابع مصرفی کم این مدل پیشنهاد شده نسبت به سایر مدلها می‌باشد. | ||
| کلیدواژه‌ها | ||
| هسته حذف نویز فعال؛ آرایه‌های منطقی برنامه‌ریز؛ فیلترهای وقفی؛ زبان توصیف سخت‌افزار | ||
| مراجع | ||
|
| ||
|
آمار تعداد مشاهده مقاله: 5,855 تعداد دریافت فایل اصل مقاله: 1,805 |
||