تحلیل تاثیرتغییرات معماریFINها بر جریانDrain ترانزیستورFINFET و بر متوسطتوانمصرفی و تاخیرانتشاری درتمامجمعکنندهیCMOS-آمیخته

تیمور راشدزاده^۱، سید محمدعلی ریاضی^۲*، نجمه چراغی شیرازی^۳

۱- گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران، rashedzadeh@gmail.com
 ۲[°]: گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران ، nch_shirazi@yahoo.com
 ۳- گروه برق، واحد بوشهر، دانشگاه آزاد اسلامی، بوشهر، ایران ، ۱۳۹۸/۹/۲۶
 تاریخ دریافت: ۱۳۹۸/۹/۲۶ تاریخ پذیرش: ۱۳۹۸/۹/۲۶

چکیدہ

در این مقاله، مدار تمامجمع کننده ، با سبکمنطقی 'CMOS-آمیخته مطرح شده است که ترکیبی از ترانزیستورهای عبور و گیتهای انتقال و ترانزیستورهای نوع N و P میباشد. برای طراحی مدار تمامجمع کننده از ترانزیستورهای 'FINFET ، مدل BSIM-CMG ، دو-گیتی و ساختار FINFET رویBulk و طول61 date نانومتر استفاده خواهیم کرد و برای شبیهسازی از HSPICE استفاده می کنیم. با توجه به ساختار و معماری ترانزیستورهای FINFET ناثومتر استفاده خواهیم کرد و برای شبیهسازی از PINFET استفاده ترانزیستور FINFET و پارامترهای خروجی تمامجمع کننده مانند تاخیرانتشاری و متوسط توان مصرفی تمامجمع کننده و همچنین تاثیر تعییرات در فرکانس ورودیها مورد بررسی قرارمی گیرد. مطابق نتایج شبیهسازی با افزایش ارتفاع وتعداد FIN، جریان Drain ترانزیستور FINFET و پارامترهای خروجی تمامجمع کننده مانند تاخیرانتشاری و متوسط توان مصرفی تمامجمع کننده و همچنین تاثیر تعییرات در فرکانس ورودیها مورد بررسی قرارمی گیرد. مطابق نتایج شبیهسازی با افزایش ارتفاع وتعداد FIN، جریان Drain توانزیستور FINFET و توان مصرفی تمامجمع کننده افزایش پیدا می کند و تاخیرانشاری تمامجمع کننده کاهش پیدا می کند و به کست

واژەھاي كليدى: تمامجمعكنندە، FINFET، توان، تاخير، جريان

۱– مقدمه

امروزه داشتن افزارههایی با عملکرد بالا و صرفهجویی در انرژی مهم است. چراکه با برآورده کردن نیازمشتریان، یکابزار سودآوری است. آخرین فناوریها، تراشـههایی بسـیار کوچک و یکپارچه در اندازه نانومتر ایجاد کرده اسـت که میتواند دسـتگاههای الکترونیکی با اندازههای کوچک و نازک در مقایسه با چندین سال قبل تولید کند. به منظور مجتمع سازی مدارات الکترونیکی، سطح اشغالی تو ترانزیستورها باید کاهش باید که این امر با کاهش طول کانال همراه است. در سال ۱۹۶۵، Gordon Mooreمقالهای منتشر کرد که در آن پیش بینی کرده بود که چگالی ترانزیستورهای روی یک ترا شه هر ۱۸ماه دو برابر خواهد شد. اگرچه این نتیجه تجربی و فقط بر برقرار نباشد، اما با ابداع ترانزیستورهای چندگیتی و سایر تکنولوژیهای جدید مانند استفاده از ترانزیستورهای زیدی میرسید که این قانون دیگر موزار نباشد، اما با ابداع ترانزیستورهای چندگیتی و سایر تکنولوژیهای جدید مانند استفاده از ترانزیستورهای رایدی مواجه می سود که بعلت مرقرار نباشد، اما با ابداع ترانزیستورهای چندگیتی و سایر تکنولوژیهای جدید مانند استفاده از ترانزیستورهای زیادی می موزان نباشد، اما با ابداع ترانزیستورهای چندگیتی و سایر تکنولوژیهای جدید مانند استفاده از ترانزیستورهای حایر و که می مود کن این قانون برقرار مانده است [۱]. CMOS سطحی CMOS به سایز کوچکتر با چالشهای زیادی مواجه می شود که بعلت موزار نباشد اما با ابداع ترانزیستورهای چندگیتی و سایر تکنولوژیهای در مداند استفاده از مدارات مجتمع باعث افزایش سرعت، کمتر موزار نباشد استان این قانون برقران ماندی مواجه می گردد. این موضوع به ویژه در مدارات دیجیتال و بردازش اطلاعات بسیار مهم است. واحد شدن فضای ا شغال شده و توان مصرفی می گردد. این موضوع به ویژه در مدارات دیجیتال و بردازش اطلاعات بسیار مهم است. واحد پردازش مرکزیUCD، هسته هر پردازشگری است که واحدمنطقی محاسباتUAL در آن قرار دارد. LA میلوژی موان مصرفی پایین و محاسبات سرداز شایند جمع، تفریق، ضرب و تقسیم را انجام می دهد. در یک سیستم دیجیتال داشتن یک تمام جمع کننده که توان مصرفی پایین و سرعتبالا و با بهرهوری انرژی و قابل اطمینان باشد بسیار سخت است [۲]. در این مقاله یک تمام جمع کننده در سبک منطقی 500

^{&#}x27; - Hybrid- Complementary metal-oxide-semiconductor

^r - Fin Field Effect Transistor

^r - Berkeley Short-channel IGFET Mode–Common Multi-gate

آمیخته با قابلیت توانمصرفی پایین، سرعت و اطمینان بالا و مبتنی بر ترانزیستورهای FINFET مدل BSIM-CMG با طول گیت ۱۶ نانومتر و با استفاده از شبیهساز HSPICE طراحی و شبیهسازی خواهد شد. با توجه به ساختار و معماری ترانزیستورهای FINFET با تثیر تغییرات ضـخامت، ارتفاع و تعدادFINA و فرکانس کاری بر روی جریان Drain ترانزیستور آو پارامترهای خروجی تمام جمع کننده مانند تاخیرانتشاری و متوسط توان مصرفی مورد بررسی قرار خواهد گرفت. تاثیر تغییرات برای ضخامت و ارتفاع با هم و برای تعدادFIN جداگانه بررسی می شود. و همچنین تاثیر تغییرات فرکانس کاری بر روی و پارامترهای خروجی تمام جمع کننده مانند تاخیرانتشاری و متوسط توان مصرفی مورد بررسی قرار خواهد گرفت. تاثیر تغییرات برای ضخامت و ارتفاع با هم و برای تعدادFIN جداگانه بررسی می شود. و همچنین تاثیر تغییرات فرکانس کاری بر روی و پارامترهای خروجی تمام جمع کننده مانند تاخیرانتشاری و متوسط توان مصرفی مورد بررسی قرار خواهدگرفت. مقدار بهینه معماری FINF ما با توجه به پارامترهای خروجی استخراج

FINFET – ساختار ترانزیستور

FINFET ساختار جایگزین جدیدی که به جای MOSFET معرفی شده است و به ترانزیستورها اجازه کوچکتر شدن می دهد، می تواند مزایای بیشتری از MOSFET مانند جریان Drain بزرگتر، ولتاژسوییچینگ کوچکتر، کاهش قابل توجه جریان نشتی استاتیک را داشته باشـد. FINFET که بطور نرمال به یک افزاره چند-گیتی غیرمسطح معروف است، می تواند با اسـتفاده از فنآوری سازگار با CMOS مانند لیتوگرافی ساخته شود [۲]. فرآیند کلی ساختFIN روی bulk silicon در شکل ۱ نشان داده شده است: الف) حک FIN برروی مانند لیتوگرافی ساخته شود [۲]. فرآیند کلی ساختRIN روی bulk silicon در شکل ۱ نشان داده شده است: الف) حک FIN برروی نمایان شدن IFIN در ابتدا ارتفاع از ارتفاع نهایی افزاره بزرگتر اسـت. ب) افزودن لایه اکسـید ³ TIS. ج) کاهش اکسـید STI نمایان شدن IFIN ارتفاع مورد نیاز. د) کانال بصورت ایستاده ایجاد شد[۳]. تنها ویژگی که FINFET را از از آنه می کند نمایان شدن IFIN ارتفاع مورد نیاز. د) کانال بصورت ایستاده ایجاد شد[۳]. تنها ویژگی که FINFET را از از تفاع می کند کانال بین سورس و درین FINFET هست. کانال FINFET ای بستر سیلیکونی و بصورت سه جبعدی طراحی شده، که FIN نامیده می شود، ناحیه گیت در ترانزیستور آSuft اطراف کانال را پو شش می دهد [۲]. می تواند روی Bulk Silicon یا در می قریر SOI ساخته شوند. IIFI ها روی ISOL قرار می گیرند (شکل ۲)، مزیت اصلی استفاده از Bulk Silicon می در (شکل ۳)، مزیت اصلی استفاده از Bulk Silicon تسبت به زیر-لایه 1 : SOI-هزینه پایین تر ویفر ۲- نرخ انتقال حرارت بهتر زیرلایه (شکل ۳)، مزیت اصلی استفاده از Bulk Silico زیر-لایه 1 : SOI-هزینه پایین تر ویفر ۲- نرخ انتقال حرارت بهتر زیرلایه (شکل ۳)، [۳].



شكل ۱ : فرآيندكلي ساخت FIN روى bulk silicon [٣].

 FinFET

 SOI FinFET
 Bulk FinFET

 G
 -fin
 G
 -fin

 SiO2
 SiO2
 SiO2

 Si Sub
 Si Sub
 Si Sub

شکل ۲: طبقهبندی ساختاری ترانزیستور FINFET [۴]



شکل۳: نمای سهبعدی از Bulk FINFET [۴].



شكل ۴ : ساختار سەبعدى ترانزيستور FINFET با سەFIN [۵]

^{* -} Shallow Trench Isolation

^a - silicon on insulator

که در اینجا^عHFIN^P ارتفاع TFIN^V ، TFIN^P ضخامتTFIN و NFIN^P تعدادFIN و Fin Pitch فاصله بین FIN است. بدنه سیلیکون می تواند بوسیله دو، سه یا چهارگیت کنترل شود. گیتها می توانند به هم متصل یا از هم مستقل باشند. BSIM-CMG مدل چند-گیتی بههم پیو سته و گیت-م شترک است و BSIM-IMG مدل چند-گیتی گیت مستقل/نامتقارن است. در شکل۵ معماریهای مختلف از FET های چندگیتی، که در مدلهای بههم پیوسته و مستقل نشان داده شده است. در این مقاله برای طراحی مدار تمام جمع کننده از مدل BSIM-CMG و طول16 معماری است. در مدار تمام جمع کننده از



شکل۵: معماریهای مختلف از FETچند-گیتی [۶]

۳- تمامجمع کننده CMOS-آمیخته

انواع طرح سلولهایfull adder با تعداد ترانزیستورهای مختلف و چالشهای عملکرد در سرعت و توان، قابل طراحی و معرفی هستند. مزايا و معايب مخصوص براي هرطرح سلول وجود دارد[٢]. يك نمونه از چنين طراحيها، تمامجمع كننده CMOS-استاتيك استاندارد است، این تمامجمع کننده مبتنی برساختار CMOSمعمولی با ترانزیستورهای pull-up یا بالاکش و pull-down یا پایین کش است که خروجی با سویینگ کامل و قابلیت در ایوخوبی را فراهم می کنند. عیب اصلی مدارهای CMOS استاتیک، وجود بلوک نوعP است زیرا در مقایسه با ترانزیستورهای نوعN باید در ابعاد بزرگتری طراحی شوند تا عملکرد مطلوب را داشته باشند. خازن ورودی گیتCMOS ا ستاتیک بزرگ است زیرا هر ورودی حداقل به گیت یک ترانزیستور نوعN و یک ترانزیستور نوعP و صل می شود. این نکته دلیل دیگر کاهش سرعت گیتهای CMOS استاتیک است. جمع کننده دیگر، سبکمنطق ٔ CPL است، این ساختار به دلیل اینورتر های استاتیک خروجی و طبقه تفاضلی پر سرعت ترانزیستورهای نوعP با اتصال ضربدری دارای سرعت بالا، عملکرد نوسان-کامل و قابلیت درایوخوب ا ست. اما بهدلیل تعداد زیاد گرههای داخلی و اینورترهای ا ستاتیک، توانم صرفی بسیار بالا ا ست. همچنین بهدلیل قرارگیری نامنظم ترانزیستورهای ساختار CPL، جانمایی آن به سادگی سلول CMOS نیست. موارد دیگر طراحیهای جمع-کننده شامل "TGA می^{باش}ند. این جمع کنندهها ذاتاً توان مصرفی پایین دارند. عیب ا صلی این سبکهای منطق در ندا شتن قابلیت درایو ا ست. دلیل این مسئله نيز كوپل نشدن ورودىها به خروجىها مىباشد. زمانى كهTGA كسكود مى شوند عملكرد آنها به طور قابل توجهى كاهش مى یابد. طرح منطق CMOS-آمیخته، بیش از یک سبکمنطقی استفاده میکند. تمامی طراحیهای ترکیبی از بهترین زیربخشهای موجود ییاده سازی شده توسط انواع سبکهای مختلف منطق بهره می برند [۷]. طرح تمام جمع کننده به سبک منطقی CMOS-آمیخته، ترکیبی از ترانزی ستورهای عبور یا pass transistors و گیتهای انتقال یا transmission gates و ترانزی ستورهای نوعNوP می ا شد، این طرح به معایب طرحهایی که قبلا ارائه شده بود غلبه میکند. تلاش برای ر سیدن به عملکرد با توان پایین و سرعت بالاتر با قابلیت ولتاژپایین، برای تکنولوژی زیر-نانومتر، تحقیق ما را بهسمت بررسی سبک منطقی CMOS-آمیخته هدایت کرد،(شکل۷).

- $^{\scriptscriptstyle A}$ number of fin
- [\] BSIM-Independent Multi-Gate
- ¹ complementary pass transistor logic
- ¹¹ transmission-gate full adder

^{&#}x27; - height of fin

 $^{^{\}scriptscriptstyle \gamma}$ - thickness of fin

تمامجمع کننده مطلوب، مبتنی بر یک مدار XOR-XNOR جدید است که خروجیهای XOR و XNOR آن به طور هم زمان با سویینگ-کامل متعادل تولید میشود. مطابق شکل۶، تمامجمع کننده CMOS-آمیخته به سه قسمت تقسیم میشود. زیربخش ا از یک مدار XOR-XNOR تشکیل شده است. این زیربخش سیگنالهای میانی H و H را تولید می کند، این سیگنالها به همراه رقمنقلی از طبقه قبلی و ورودیهای دیگرA و B به زیربخشا و III انتقال داده میشوند. تا Sum و Cout را تولید کنند. با توجه به اینکه دو زیربخش دیگر برای تولید خروجیهای نهایی به سیگنال میانیH و H نیاز دارند، تأخیر پا سخ زیربخش ا بحرانی است. زیربخش ا یک پیادهسازی تابعانتقال تابع XNOR برای تولید می سود. به سیگنال میانیH و H نیاز دارند، تأخیر پا سخ زیربخش ا بحرانی ا پیادهسازی تابعانتقال تابع XNOR برای تولید میشود. به دلیل عدم وجود خطوط_تغذیه، هیچ جریان اتصال کوتاهی وجود ندارد. زیربخش الا در طبقه خروجی می ای مدار به وجود می آید. به دلیل عدم وجود خطوط_تغذیه، هیچ جریان اتصال کوتاهی وجود ندارد. زیربخش الا در طبقه خروجی می دان به ورودیهایی که از خروجی جدا شده استاتیک درخروجی استفاده می کند. معکوس کننده استاتیک قابلیت وی ای مدار به ورودیهایی که از خروجی جدا شده اند، فراهم می کند (یا.



شکل۶: زیربخشهای مختلف مدار تمامجمع کننده [۷]. شکل۷: مدار تمام جمع کننده CMOS-آمیخته به تفکیک زیربخشها [۷].

روابط مربوط به Sum و Cout برحسب ورودىها عبارتند از:

$Sum = A \oplus B \oplus C_{in} = H \oplus C_{in}$	())
$C_{out} = A \cdot H' + C_{in} \cdot H$	(7)
	1. 1

ساختار مدار بسیار متقارن است و بنابراین جانمایی منظم است. این مدار عملکرد سرعت بالایی دارد، بخاطر ترانزیستورهای pull-up نوعP با اتصالضربدری که سیگنالهای میانی را بهسرعت تأمین میکنند. [۷].

۴- تحليل تاثير تغييرات معماريFIN بر جريانFINFET و پارامترهاي خروجي تمامجمع كننده CMOS-آميخته

در بخشهایقبلی تمامجمعکننده با سبکمنطقیCMOS-آمیخته و ساختارترانزیستور FINFET را مورد بررسی قراردادیم. برای طراحی سلول تمامجمعکنندهCMOS-آمیخته از ترانزیستور FINFET که یک فنآوری جدید و بهروزی است، استفاده می کنیم. درسطح مداری به سمت تکنولوژیهای در اندازه های نانومتری حرکت می کنیم، یک طراحی بهینه باید ولتاژ خروجی را حفظ کند، توان کمتری مصرف کند، تأخیرکمتری در مسیرهای اصلی داشته باشد و حتی در ولتاژهای تغذیه پایین، قابلیت اطمینان داشته باشد. با توجه به این که سلول های تمامجمعکننده به تعداد زیادی تکرار می شوند، نظم و ترتیب جانمایی و پیچیدگی اتصالات نیز مهم می باشد. تاثیر تغییرات معماری FINFETمانند ارتفاع و ضخامتو تعداد FINFET بر روی مقاومت و خازن پارازیتی نواحیSource/Drain و جریان FINFET و پارامترهای خروجی تمامجمعکننده مانند متوسط توان مصرفی و تاخیرانتشاری را مورد بررسی قرار خواهیم داد. درانتها جمع بندی بهتری از تاثیر اعمال تغییرات در معماری FINFET بر روی مقاومت و خازن پارازیتی نواحیSource/Drain و جریان FINFET و پارایتی نواحی می می باشد. درانتها جمع بندی بهتری

FIN نتایج شبیهسازی حاصل از تغییرات معماری ۱-۴

در جدولهای ۱و۲، نتایج شبیه سازی حاصل از افزایش ارتفاع، ضخامت و تعداد FIN با منبع تغذیه ۲/۲ ولت نشان داده شده است. که



شكل۹ : شكل موجهای خروجی تمامجمع كننده(V(sum) و V(cout

	نزیستور نوع N ,P	مقادیر برای ترا	مقادیر خروجی تمام جمع کننده (فرکانس ولتاژهای ورودی: V(A)= 25 KHz ,V(B)= 50 KHz ,Cin)= 100 KHz = 25 KHz ,V(B)				
نوع ترانزيستور	NFIN=1 (نانومتر) - TFIN ,HFIN	حداکثر جریان Drain (نانو آمپر)	تاخیر انتشاری (ثانیه)	متوسط توان مصرفی (وات)	PDP (ژول)	EDP (ژول ثانیه)	
N type	TFIN=HFIN=6.9nm	7.1nA	10.29~10^-9	09~10^-10	0.96×100.10	9.88~10^-28	
P type	TFIN=HFIN=11nm	1.47 nA	10.29×10 -9	.05~10 -10	0.90×10 -19	2.00/10 -20	
N type	TFIN=HFIN=8.8nm	31.32 nA	3.28,104.0	0.28.104.10	1.24, 104, 10	4 1, 104 28	
P type	TFIN=HFIN=11nm	1.47 nA	3.28×10 -9	0.38×10 -10	1.24×10 -19	4.1×10 ²⁸	
N type	TFIN=HFIN= 9nm	35.6 nA	2.63~10^.0	0.47~104.10	1 25~104 19	3 3~10^ 28	
P type	TFIN=HFIN= 12nm	2.51 nA	2.03×10 -9	0.47×10**-10	1.25×10 -19	5.5×10**-28	
N type	TFIN=HFIN= 9.9nm	61nA	1 71~104 9	0.00~100.10	1 60~104 10	2 80~104 28	
P type	TFIN=HFIN= 12nm	2.51nA	1.71×10 -9	0.33×10 -10	1.09×10 -19	2.03×10**-28	
N type	TFIN=HFIN= 9.9nm	61nA	1 54~10^-9	1.06×10^-10	1 63×10^-19	2 52~10^-28	
P type	TFIN=HFIN= 13nm	4.26nA	1.54×10 -9	1.00×10 -10	1.05×10 -17	2.32~10 -28	
N type	TFIN=HFIN= 9.9nm	61nA					
P type	TFIN=HFIN= 15nm	11.87nA	1.3×10^-9	1.4×10^-10	1.82×10^-19	2.39×10^-28	
N type	TFIN=HFIN=11.8nm	158.7 nA	0.55×100.0	5 42 104 10	2 00 104 10	1 65-100 28	
P type	TFIN=HFIN=15.6nm	15.97nA	0.55×10^-9	5.45×10 ^{~-10}	2.99×10^-19	1.05×10^-28	

ضخامت FIN	و	ارتفاع	افزايش	: تاثير	۱	جدول
-----------	---	--------	--------	---------	---	------

N ,P مقادیر برای ترانزیستور نوع (IFIN= HFIN=9.9nm for N type) TFIN= HFIN=12nm for P type)			مقادیر خروجی تمام جمع کننده (فرکانس ولتاژهای ورودی : V(A)= 25 KHz , V(B)= 50 KHz , V(Cin)= 100 KHz : فرکانس ولتاژهای ورودی)					
تعداد FIN	نوع ترانزیستور	حداکثر جریان Drain (نانو آمپر)	تاخیر انتشاری (ثانیه)	متوسط توان مصرفی (وات)	PDP (ژول)	EDP (ژول-ثانیه)		
NFIN-1	N type	61nA	1 71×100 0	0.00×100.10	1.60×104.10	2.80×104.28		
	P type	2.51 nA	1.71×10*-9	0.99×10 -10	1.09×10**-19	2.09×10-20		
NFIN=5	N type	305 nA	0.74×10^-9	4.88×10^-10	3.63×10^-19	2.7×10^-28		
	P type	12.6 nA	0174/20 2	400/10 10	5.05/10 12			
NFIN-7	N type	427 nA	0.63×10^-0		4 34 100 10	2.76×10^-28		
11111-1	P type	17.63 nA	0.03×10 -9	0.02×10 -10	4.34×10 -12	2.70×10 -20		
	N type	915 nA	0.44.104.0	14 < 104 10	< 47 10A 10	2.05 104.20		
NFIN=15 P type	37.79 nA	0.44×10^-9	14.6×10^-10	6.47×10^-19	2.87×10^-28			

جدول ۲ : تاثیر افزایش تعداد FIN

FINFET بر جريان FINFET بر جريان FINFET بر جريان

پارامترهایی مانند ارتفاع و ضـخامت و تعدادFIN برای دسـتیابی به مقدار جریان جاری در ترمینال Drain برای TRFET نوع N و P تعیین کننده هستند. برای سادگی در فرایند محاسبات و ساخت پیشنهاد می شود که مقادیر ارتفاع و ضخامت FIN برای همه ترانزیستور های نوع N و Pیکسان باشد [۸] .جریان در افزارههای چند-گیتی معادل است با حاصلضرب جریان تک-گیتی در تعداد گیت ترانزیستور های نوع N و Pیکسان باشد [۸] .جریان در افزارههای چند-گیتی معادل است با حاصلضرب جریان تک-گیتی در تعداد گیت معاد است با حاصلضرب جریان تک-گیتی در تعداد گیت افزاره سادگی در فرایند محاسبات و ساخت پیشنهاد می شود که مقادیر ارتفاع و ضخامت FIN برای همه مای مشابه که موبیلیتی یکسانی دارند. بعنوان مثال جریان در افزاره دو-گیتی دو برابر جریان افزاره تک-گیتی است همین طور برای افزاره سه-گیتی. برای داشت برای داشت برای مثل جریان در افزاره دو-گیتی استفاده می شود. جریان را میتوان با افزایش ضخامت و افزاره سه-گیتی. برای داشتن جریانهای بزرگتر از افزارههای چندگیتی استفاده می شود. جریان را میتوان با افزایش ضخامت و کاهی ازتفاع الا افزایش ضرای از ارتفاع الا افزایش ضخامت و ازمان از این افزاره دو-گیتی استفاده می شود. جریان را میتوان با افزایش ضخامت و کاهش از ارتفاع الا الازیش ضدین مولفه پارازیتی بوجود می آورد که میتواند مالا برای ده در این اوزاره و برای در این افزاره و بندین مولفه پارازیتی بوجود می آورد که میتواند عملکرد افزاره را کاهش دهد، آنها مقاومت پارازیتی و خازن پارازیتی هستند، که این مولفههای پارازیتی به ساختار هند سی FINFET مانند ارتفاع و ضخامت و مقاومت پارازیتی برای زیاری زیاری چندین مولفه پارازیتی بوجود می آورد که میتواند عملکرد افزاره را کاهش ده. آنها مقاومت پارازیتی و خازن پارازیتی هستند، که این مولفههای پارازیتی به ساختار هند سی FINFET مانند ارتفاع و ضخامت و منه مقاومت و می آورد یا آزای موله می زیر بدست می آیند [۹]. جهت بررسی از تال می تا و می آری پارازیتی برای نواحی تا مراح که مطابق فرمولهای زیر بدست می آیند [۹]. جهت بررسی از تابط ضخامت و ارته پارازیتی برای نواحی تا مراح که در [۹] برسی شده استفاده می کنیم.

$$R_{sp1} = \frac{1}{2} \times \frac{2}{\pi H_{EDV}} \rho_{ext} \left[\ln(0.75 \frac{-1}{x_c}) \right]$$
(Δ)

$$R_{sh1} = \rho_{ext} \left(\frac{\Pi L_{ext}}{\Pi_{FIN} \times W_{FIN}} \right)$$

$$= \ln(0.75) \pm \ln(L_{ext}) \pm \ln(W_{FDV}) = 10$$
(8)

$$R_{sp2} = \rho_{hdd} \times \left[\frac{m(v,r) + m(v_{FIN})}{\pi (H_{FIN} + T_{metal})}\right]$$
(V)

خازن پارازیتی در نواحیS/D تاثیر عمدهای بر عملکرد و تاخیرذاتی افزاره و همچنین بر خازن پارازیتی کلیافزاره میگذارد. خازنهای پارازیتی شامل: C1 بالای نواحیS/D به کنارههای گیت و C3 کنارههای نواحیS/D به کنارههای-گیت میشود، مطابق فرمولهای زیر بدست میآید [۹] :

$$C_1 = \frac{2(W_{FIN} + G_{FIN})\epsilon_{ox}}{\pi} \ln(1 + \frac{L_{gate}}{T_{poly} + T_{mask}})$$
(A)

$$C_2 = \frac{2\epsilon_{ox}W_{FIN}}{\pi} \times a + \frac{\eta_2\epsilon_{ox}W_{FIN}e^{-1}}{\pi} \ln(\frac{\pi W_{FIN}}{T_{ox}})K_2$$
(9)

$$C_{3} = \frac{H_{FIN}G_{FIN}\epsilon_{ox}}{L_{ext}} \left(\frac{\tau_{3}(G_{FIN}+2T_{OX})}{L_{ext}} + K_{3}\right)$$
(1.)

مطابق روابط بالا، با افزایش ارتفاع و ضــخامتFIN، مقاومت های پارازیتی در نواحیS/D کاهش پیدامی کند. خازن پارازیتی برخلاف مقاومت پارازیتی با افزایش ارتفاعFIN افزایش پیدا می کند. ارتفاعFIN تنها در خازن حاشــیهای پارازیتیC نقش دارد و با افزایش

¹⁶ - Source/Drain





شکل ۱۰: تاثیر افزایش ضخامت، ارتفاعFIN بر روی جریانDrain ترانزیستورهای نوع N, P برمبنای مقدار بهینه پیشنهادی تعدادFIN

شکل ۱۱: تاثیر افزایش تعدادFIN بر روی جریانDrain ترانزیستورهای نوعN, P برمبنای مقدار بهینه پیشنهادی ضخامت و ارتفاعFIN

۴–۳-تحلیل تاثیر تغییرات ارتفاع،ضـخا مت،تعدادFIN بر پارامتر های متوسـط توانمصـرفی و تاخیرانتشـاری تمامجمع کننده

باتوجه به بخش۴-۲، افزایش ارتفاعوضخامت وتعدادFIN باعث افزایش جریان Drain می سود. طبق رابطهI*V=P افزایش جریان باعث افزایش توان مصرفی می شود و از سوی دیگر با افزایش جریان، حرکتالکترون ها بیشتر می شود که باعث افزایش سرعت افزاره می شود. باتوجه به رابطهی عکس تاخیرانتشاری با سرعت افزاره، با افزایش سرعت، تاخیرانتشاری افزاره کاهش می یابد. بنابراین افزایش ارتفاعوضخامت وتعداد FIN باعث کاهش تاخیرانتشاری و افزایش توان مصرفی افزاره می شود. مقادیر متوسط توان مصرفی و تاخیرانتشاری و می می شود. باتوجه به رابطهی عکس تاخیرانتشاری و افزایش توان مصرفی افزاره می شود. مقادیر متوسط توان مصرفی و تاخیرانتشاری و می می می باره می و PDP و PDP در جدول های ۱و۲ ارائه شده است. برای درک شهودی بهتر نمودار ستونی مربوط به جدول های ۱و۲ را درادامه نشان می دهیم. نمودارستونی تاثیر بر توان مصرفی و تاخیرانتشاری تمام جمع کننده با افزایش ضخامت وار تفاع FIN را در شکل های ۲۱ و ۲۱ مطابق جدول ۱۱ شان داده شده است، ماهده می شود که با افزایش ضخامت و از ای شرایط برابر از لحاظ تغییرات معماری FIN) روندافزایشی توان مصرفی ۶۰ برابر نسبت به حالت اولیه بیشترمی شود و روند کاهشی تاخیرانتشاری ۱۹ می می از در به حالت و می در بای می دهیم. نمودارستونی تاثیر بر توان مصرفی و تاخیرانتشاری تمام جمع کننده با افزایش ضخامت وار تفاع FIN را در شکل های ۲۱ و ۲۱ مطابق جدول ۱۱ شان داده شده است، م شاهده می شود که با افزایش ضخامت وار تفاع FIN را در انتشاری ۱۹ تغییرات معماری FIN) روندافزایشی توان مصرفی ۶۰ برابر نسبت به حالت اولیه بیشترمی شود و روند کاهشی تاخیرانتشاری، ۱۹ برابر از لحاظ به حالت اولیه کمتر می شود. در نتیجه در یک شر ایط برابر، با افزایش ضخامت وار تفاع FIN روندافزایشی توان مصرفی و تاخیرانتشاری تمامجمع کننده با افزایش تعدادFIN را مطابق جدول ۲ نشان داده شده است، مشاهده می شود که با افزایش تعدادFIN تا ۱۵برابر (با شرایط برابر از لحاظ تغییراتمعماریFIN) روندافزایشی توان مصرفی حدودا ۱۵برابر حالت تک-FIN می شود و روند کاهشی تاخیرانتشاری، حدودا ۴برابر حالت تک-FIN، افتمی کند. درنتیجه با افزایش تعداد FIN،روندافزایشی توان مصرفی بیشتر از روند کاهشی تاخیرانتشاری است.



شکل۱۲: تاثیر افزایش ضخامت،ارتفاعFIN بر روی متوسط توانمصرفی سلول تمامجمعکننده بر مبنای مقدار بهینه پیشنهادی تعدادFIN



شکل ۱۳ : تاثیر افزایش ضخامت، ارتفاع FIN بر روی تاخیرانتشاری سلول تمامجمع کننده بر مبنای مقدار بهینه پیشنهادی تعدادFIN



شکل۱۴: تاثیر افزایش تعدادFIN بر روی متوسط توان مصرفی تمام جمع کننده بر مبنای مقدار بهینه پیشنهادی ضخامت،ارتفاع FIN



شکل۱۵: تاثیر افزایش تعدادFIN بر روی تاخیرانتشاری سلول تمامجمع کننده بر مبنای مقدار بهینه پیشنهادی ضخامت،ارتفاعFIN

۵-تحلیل تاثیر افزایش فرکانس ورودیهای تمامجمع کننده توانمصرفی به منبع تغذیه و فرکانس کاری وابسته هستند و با افزایش منبع تغذیه و فرکانس، افزایش پیدا میکنند. افزایش فرکانس باعث کاهش تاخیرانت شاری می شود، [۱۳]. برطبق رابطه f* 2* Pavg هر و محتو سط توان مصرفی به فرکانس کاری و منبع تغذیه وابسته است. همچنین مطابق جدول ۳ مشاهده می شود که با افزایش فرکانس ورودیهای تمام جمع کننده، منبع تغذیه هم افزایش پیدا میکند، چرا که میزان عملیات کاری بیشتر می شود. با افزایش فرکانس کاری متوسط توان مصرفی و PDP افزایش پیدا میکند، ولی تاخیرانتشاری از فرکانس بالاتر از ۲۵مگاهر تز تقریبا ثابت می ماند.

TFIN=HFIN= 9.9nm for Ntype TFIN=HFIN= 12nm for Ptype								
تغییرات فرکانس ورودی های تمام جمع کننده	منبع ولتاژ (ولت)	تاخیر انتشاری (ثانیه)	متوسط توان مصرفی (وات)	PDP (ژول)	EDP (ژول ثانیه)			
V(A)= 25 KHz,V(B)=50 KHz, V(Cin)=100 KHz	Vdd=0.2	1.71×10^-9	0.99×10^-10	1.69×10^-19	2.89×10^-28			
V(A)= 2.5 MHz ,V(B)=5 MHz , V(Cin)=10 MHz	Vdd= 0.41	4.44×10^-11	1.62×10^-9	7.19×10^-20	3.19×10^-30			
V(A)= 25MHz,V(B)=50 MHz, V(Cin)=100MHz	Vdd= 2.29	1.05×10^-11	7.14×10^-7	7.57×10^-18	8.02×10^-29			
V(A)=0.25 GHz, V(B)=0.5 GHz , V(Cin)=1 GHz	Vdd= 2.29	1.05×10^-11	3.72×10^-6	3.95×10^-17	4.18×10^-28			
V(A)=0.5 GHz, V(B)=1 GHz, V(Cin)=2 GHz	Vdd= 2.29	1.06×10^-11	7.08×10^-6	7.54×10^-17	8.04×10^-28			
V(A)= 1 GHz, V(B)= 2 GHz, V(Cin)= 4 GHz	Vdd= 2.29	1.06×10^-11	1.37×10^-5	1.46×10^-16	1.56×10^-27			

جدول ۳ : تاثیر افزایش فرکانس ورودی های تمام جمع کننده

۶- نتیجهگیری

در اینمقاله، مدار تمام جمع کننده به سبکمنطقی CMOS-آمیخته را با استفاده از FINFET طراحی و شبیهسازی کردیم. تأثیر تغییرات معماری FIN همچون تغییرات ارتفاعوف خامت وتعداد FINFها در FINFET برروی جریان Drain ترانزیستور و پارامتر های توان مصرفی، تاخیرانتشاری تمام جمع کننده یCMOS-آمیخته مورد بررستی قرار گرفت. در ادوات دیجیتال دوعامل توان مصرف و سرعتافزاره مهم هستند، هر دوعامل بایستی بطور همزمان بررسی شود چرا که با پیشرفت تکنولوژی و نیاز به افزاره کم مصرف و قرار گیرد. برای اجتناب از پارازیتهای نواحی S/D و بهبود سرعتافزاره، بهینه کردن اندازه Irin جسار مورد نیازا ست. با افزایش ارتفاع، فخامت و تعداد RIP جریان ION افزایش می یاد. طبق رابطه I*V=9 و نتایج شبیه سازی، جریان و توان مصرفی با هم ارتباط دارند، در فخامت و تعداد IVI جریان افزایش می یاد. طبق رابطه I*V=9 و نتایج شبیه سازی، جریان و توان مصرفی با هم ارتباط دارند، در مخامت و تعداد IVI جریان ION افزایش می یاد. طبق رابطه I*V=9 و نتایج شبیه سازی، جریان و توان مصرفی با هم ارتباط دارند، در جریان، حرکت الکترونها بیشتر می شود در نتیجه افزایش بیدا می کند. سرعتافزاره می افزایش اجریان و ابسته هست و با افزایش جریان، حرکت الکترونها بیشتر می شود در نتیجه افزایش جریان منجر به افزایش سرعتافزاره می شود و بخاطر اینکه سرعتافزاره با تاخیرانتشاری افزاره رابطهی-عکس دارد، بنابراین با افزایش جریان منجر به افزایش سرعتافزاره می شود و بخاطر اینکه سرعتافزاره با مریان، حرکت الکترونها بیشتر می شود در نتیجه افزایش جریان منجر به افزایش سرعتافزاره می شود و بخاطر اینکه سرعتافزاره با بیران، حرکت الکترونها بیشتر می شود در نتیجه افزایش جریان منجر با فزایش سرعتافزاره می شود و بخاطر اینکه سرعتافزاره با تاخیرانتشاری افزاره رابطهی-عکس دارد، بنابراین با افزایش ارتفاع، ضخامت و تعدرانتشاری سلول تمام جمع کننده کاهش پیدا می کند، طبق با تایج در یک شرایط برابر از لحاظ اندازه ITIN-افزایش ارتفاع، ضخامت و تعدرانتشاری سلول تمام جمع کننده کاهش پیدا می کنه، طبق یک مقدار حوسط از متوسط توان مصرفی و تاخیر انتشاری تمام جمع کننده را برای تعیین مقدار بهینه اندازه ITIN-از اد درنتیجه برای نوع ۱/ استان از از الترای مسرفی و تاخیر انتشاری تمام جمع کننده را برای تعدان به اندازه ITIN-از الفزاره ای از ار کرمی و افزاری ای ای از از ای ای از شده است، مشاهده می شود که درتمامی پارامترهای خروجی تمام جمع کننده شامل متوسط توان مصرفی و تاخیر انتشاری و PDP و EDP و EDP م معماری FIN در مقایسه با مقاله[۸] بهبود حاصل شده است.

	نوع ترانزیستور	تعدادFIN	ضخامت وارتفاع FIN (نانومتر)	حداکثر جریان Drain (نانو آمپر)	تاخیر انتشاری تمام جمع کننده (ثانیه)	متوسط توان مصرفی تمام جمع کننده (وات)	PDP (ژول)	EDP (ژول ثانیه)
1814150.1	N type	NFIN=1	TFIN=HFIN= 10nm	60.657 nA	1.75×10^-9	3.17×10^-10	5.54×10^-19	9.67×10^-28
[0] -0000/5	P type	NFIN=1	TFIN=HFIN= 17nm	35.957 nA				
مقادير بهينه	N type	NFIN=1	TFIN=HFIN= 9.9nm	61 nA	1.71×10^-9	0.99×10^-10	1.69×10^-19	2.89×10^-28
این مفاله P typ	P type	NFIN=1	TFIN=HFIN= 12nm	2.51 nA		000000000	11037120 13	2103/010 20

جدول ۴ : مقایسه نتایج این مقاله با مقاله [۸]

مراجع

[1] I. Ferain, C. A. Colinge, and J-P Colinge, "Multi-gate Transistors as the future of classical Metal-oxidesemiconductor Field-effect Transistors." Nature, vol.479, pp.310-316, Nov. 2011.

[2] M. Zhang, J. Gu, and C. H. Chang, "A Novel Hybrid Pass Logic With Static CMOS Output Drive Full-adder Cell," *IEEE International Symposium on Circuits and Systems (ISCAS)*, May 2003, pp. 317–320.

[3] J.-P. Colinge, "FinFETs and Other Multi-Gate Transistors," Springer, USA, 2008

[4] J-H. Lee, "Bulk FinFETs: Design at 14 nm Node and Key Characteristics" Springer Science, vol.65, pp.33-64, 2016.

[5] J. Whitehouse and E. John, "Leakage and delay analysis in FinFET array multiplier circuits," *IEEE 57th International Midwest Symposium on Circuits and Systems (MWSCAS)*, 2014, pp. 909-912

[6] Y. S. Chauhan et. al, "BSIM Compact MOSFET Models for SPICE Simulation," *Proceedings of the 20th International Conference Mixed Design of Integrated Circuits and Systems - MIXDES*, June 2013, pp.23-28.

[7] S. Goel, A. Kumar and M. A. Bayoumi, "Design of Robust, Energy-Efficient Full Adders for Deep-Submicrometer Design Using Hybrid-CMOS Logic Style," in *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 14, no. 12, pp. 1309-1321, Dec. 2006.

[8] A. B. A. Tahrimet. al, "Design and Performance Analysis of 1-Bit FinFET Full Adder Cells for Subthreshold Region at 16nm Process Technology," Hindawi Publishing Corporation Journal of Nanomaterials, vol.2015, 2015.

[9] P. Jay and A. D. Darji, "Analysis of the source/drain parasitic resistance and capacitance depending on geometry of FinFET," *11th Conference on Ph.D. Research in Microelectronics and Electronics (PRIME)*, 2015, pp. 298-301.

[10] T. Hayashida et. al, "Fin-Height Effect on Poly-Si/PVD-TiNStacked-Gate FINFET Performance," IEEE Transactions on Electron Devices, vol. 59, no.3, pp. 647 - 653, March 2012.

[11] M. K. Rai, V. Narendar and R. A. Mishra, "Significance of variation in various parameters on electrical characteristics of FinFET devices," *2014 Students Conference on Engineering and Systems*, 2014, pp. 1-6, [12] J.-P. Colinge, "Silicon-on-Insulator Technology: Materials to VLSI", Springer, NewYork USA, 2004. [13] R.

Kumar et. al," Low-Power High-Speed Double Gate 1-bit Full Adder Cell," Intel Journal of Electronics and Telecommunications, vol. 62, no. 4, pp. 329-334, 2016.

Analysis of effect of changes of FINs Architectural on FINFET Drain current and on Average Power Dissipation and Propagation Delay in the Hybrid-CMOS full adder

Teimoor Rashedzadeh ¹ , Seyed Mohammadali Riazi,* ² , Najmeh Cheraghi Shirazi ³	
1- Electrical Engineering, Islamic Azad University, Bushehr Branch, Bushehr, Iran,	
rashedzadeh@gmail.com	
2*: Electrical Engineering, Islamic Azad University, Bushehr Branch, Bushehr, Iran,	
coactstudent@yahoo.com	
3: Electrical Engineering, Islamic Azad University, Bushehr Branch, Bushehr, Iran,	
nch_shirazi@yahoo.com	

ABSTRACT:

In this paper, full adder circuit with Hybrid-CMOS logic style is proposed which is a combination of pass transistors and transmission gates and N & P type transistors. For design full adder circuitry using FINFET transistors, BSIM-CMG model, Dual-gate and bulk FINFET structure using 16nm Gate length and HSPICE simulation. due to the structure and architecture of the FINFET transistors, the effect of changes in thickness and height and the number of FINs on the Drain current of the FINFET transistor and output parameters such as average power dissipation and propagation delay of the full adder cell and also the effect of changes in inputs frequency of full adder are investigated. According to the simulation results, with increasing thickness and height and the number of FINs, average power dissipation increases and propagation delay decreases, and vice versa. As well as increasing the operating frequency up, average power dissipation increases.

Keywords: FULL Adder, FINFET, Power, Delay, Drain